12fe4d
--- ceph-15.2.2/src/common/crc32c_intel_fast_zero_asm.s.orig	2020-05-26 08:34:32.226201974 -0400
12fe4d
+++ ceph-15.2.2/src/common/crc32c_intel_fast_zero_asm.s	2020-05-26 17:19:32.497201974 -0400
12fe4d
@@ -1,5 +1,5 @@
12fe4d
 ;
12fe4d
-; Copyright 2012-2013 Intel Corporation All Rights Reserved.
12fe4d
+; Copyright 2012-2015 Intel Corporation All Rights Reserved.
12fe4d
 ; All rights reserved.
12fe4d
 ;
12fe4d
 ; http://opensource.org/licenses/BSD-3-Clause
12fe4d
@@ -59,6 +59,19 @@
12fe4d
 	xor     rbx, rbx                ;; rbx = crc1 = 0;
12fe4d
 	xor     r10, r10                ;; r10 = crc2 = 0;
6d8727
 
12fe4d
+	cmp	len, %%bSize*3*2
12fe4d
+	jbe	%%non_prefetch
12fe4d
+
12fe4d
+ %assign i 0
12fe4d
+ %rep %%bSize/8 - 1
12fe4d
+	crc32   rax, bufptmp  ;; update crc0
12fe4d
+	crc32   rbx, bufptmp  ;; update crc1
12fe4d
+	crc32   r10, bufptmp  ;; update crc2
12fe4d
+	%assign i (i+8)
12fe4d
+ %endrep
12fe4d
+	jmp %%next %+ %1
12fe4d
+
12fe4d
+%%non_prefetch:
12fe4d
  %assign i 0
12fe4d
  %rep %%bSize/8 - 1
12fe4d
 	crc32   rax, bufptmp  ;; update crc0
12fe4d
@@ -66,6 +79,8 @@
12fe4d
 	crc32   r10, bufptmp  ;; update crc2
12fe4d
 	%assign i (i+8)
12fe4d
  %endrep
12fe4d
+
12fe4d
+%%next %+ %1:
12fe4d
 	crc32   rax, bufptmp  ;; update crc0
12fe4d
 	crc32   rbx, bufptmp  ;; update crc1
12fe4d
 ; SKIP  ;crc32  r10, bufptmp  ;; update crc2
12fe4d
@@ -180,12 +195,15 @@
12fe4d
 %define crc_init_dw     r8d
6d8727
 %endif
6d8727
 
12fe4d
-
12fe4d
+	endbranch
12fe4d
 	push    rdi
12fe4d
 	push    rbx
6d8727
 
12fe4d
 	mov     rax, crc_init           ;; rax = crc_init;
12fe4d
 
12fe4d
+	cmp	len, 8
12fe4d
+	jb	less_than_8
6d8727
+
12fe4d
 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
12fe4d
 ;; 1) ALIGN: ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
6d8727