Johnny Hughes
2019-02-04 c1f36c28393a7bb126cbf436cd6a4077a5b5c313
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
From 1f9adeb81aaa5d359b357aa771c9aaaf1a1cc80f Mon Sep 17 00:00:00 2001
From: Maxime Chevallier <maxime.chevallier@bootlin.com>
Date: Wed, 28 Feb 2018 10:14:13 +0100
Subject: [PATCH 29/46] net: mvpp2: Add hardware offloading for VLAN filtering
 
Marvell PPv2 controller allows for generic packet filtering. This commit
adds entries to implement VLAN filtering. The approach taken is :
 
 - Filter entries that would match on the presence of the VLAN tag
   (existing VLAN detection, DSA / EDSA detection) will set the next
   lookup ID to be for the VID.
 
 - For each VLAN existing on a given port, we add an entry that matches
   this specific VID. If the incoming packet matches the VID entry, it is
   set for the next lookup in the chain (LU_L2).
 
 - A Guard entry is added for each port, that will match if the incoming
   packet didn't match any of the above VID entries. This entry tags the
   packet to be dropped.
 
Due to this design, and the fact that the total 256 filter entries are
also used for other purposes, we have a limit of 10 VLANs per port. To
accommodate the case where we would need more VLANS on one port, this
patch implements the ndo_set_features to allow for disabling of VLAN
filtering using ethtool.
 
The default config has VLAN filtering disabled.
 
Signed-off-by: Maxime Chevallier <maxime.chevallier@bootlin.com>
Signed-off-by: David S. Miller <davem@davemloft.net>
(cherry picked from commit 56beda3db6020428885f0589a0ac16768ea94543)
Signed-off-by: Marcin Wojtas <mw@semihalf.com>
---
 drivers/net/ethernet/marvell/mvpp2.c | 414 ++++++++++++++++++++++++++++++++---
 1 file changed, 380 insertions(+), 34 deletions(-)
 
diff --git a/drivers/net/ethernet/marvell/mvpp2.c b/drivers/net/ethernet/marvell/mvpp2.c
index 5a1668c..9418f6ee 100644
--- a/drivers/net/ethernet/marvell/mvpp2.c
+++ b/drivers/net/ethernet/marvell/mvpp2.c
@@ -65,6 +65,10 @@
 #define     MVPP2_RXQ_PACKET_OFFSET_MASK    0x70000000
 #define     MVPP2_RXQ_DISABLE_MASK        BIT(31)
 
+/* Top Registers */
+#define MVPP2_MH_REG(port)            (0x5040 + 4 * (port))
+#define MVPP2_DSA_EXTENDED            BIT(5)
+
 /* Parser Registers */
 #define MVPP2_PRS_INIT_LOOKUP_REG        0x1000
 #define     MVPP2_PRS_PORT_LU_MAX        0xf
@@ -473,6 +477,7 @@
 #define MVPP2_ETH_TYPE_LEN        2
 #define MVPP2_PPPOE_HDR_SIZE        8
 #define MVPP2_VLAN_TAG_LEN        4
+#define MVPP2_VLAN_TAG_EDSA_LEN        8
 
 /* Lbtd 802.3 type */
 #define MVPP2_IP_LBDT_TYPE        0xfffa
@@ -609,35 +614,64 @@ enum mvpp2_tag_type {
 #define MVPP2_PRS_TCAM_LU_BYTE            20
 #define MVPP2_PRS_TCAM_EN_OFFS(offs)        ((offs) + 2)
 #define MVPP2_PRS_TCAM_INV_WORD            5
+
+#define MVPP2_PRS_VID_TCAM_BYTE         2
+
+/* There is a TCAM range reserved for VLAN filtering entries, range size is 33
+ * 10 VLAN ID filter entries per port
+ * 1 default VLAN filter entry per port
+ * It is assumed that there are 3 ports for filter, not including loopback port
+ */
+#define MVPP2_PRS_VLAN_FILT_MAX        11
+#define MVPP2_PRS_VLAN_FILT_RANGE_SIZE    33
+
+#define MVPP2_PRS_VLAN_FILT_MAX_ENTRY   (MVPP2_PRS_VLAN_FILT_MAX - 2)
+#define MVPP2_PRS_VLAN_FILT_DFLT_ENTRY  (MVPP2_PRS_VLAN_FILT_MAX - 1)
+
 /* Tcam entries ID */
 #define MVPP2_PE_DROP_ALL        0
 #define MVPP2_PE_FIRST_FREE_TID        1
-#define MVPP2_PE_LAST_FREE_TID        (MVPP2_PRS_TCAM_SRAM_SIZE - 31)
+
+/* VLAN filtering range */
+#define MVPP2_PE_VID_FILT_RANGE_END     (MVPP2_PRS_TCAM_SRAM_SIZE - 31)
+#define MVPP2_PE_VID_FILT_RANGE_START   (MVPP2_PE_VID_FILT_RANGE_END - \
+                     MVPP2_PRS_VLAN_FILT_RANGE_SIZE + 1)
+#define MVPP2_PE_LAST_FREE_TID          (MVPP2_PE_VID_FILT_RANGE_START - 1)
 #define MVPP2_PE_IP6_EXT_PROTO_UN    (MVPP2_PRS_TCAM_SRAM_SIZE - 30)
 #define MVPP2_PE_MAC_MC_IP6        (MVPP2_PRS_TCAM_SRAM_SIZE - 29)
 #define MVPP2_PE_IP6_ADDR_UN        (MVPP2_PRS_TCAM_SRAM_SIZE - 28)
 #define MVPP2_PE_IP4_ADDR_UN        (MVPP2_PRS_TCAM_SRAM_SIZE - 27)
 #define MVPP2_PE_LAST_DEFAULT_FLOW    (MVPP2_PRS_TCAM_SRAM_SIZE - 26)
-#define MVPP2_PE_FIRST_DEFAULT_FLOW    (MVPP2_PRS_TCAM_SRAM_SIZE - 19)
-#define MVPP2_PE_EDSA_TAGGED        (MVPP2_PRS_TCAM_SRAM_SIZE - 18)
-#define MVPP2_PE_EDSA_UNTAGGED        (MVPP2_PRS_TCAM_SRAM_SIZE - 17)
-#define MVPP2_PE_DSA_TAGGED        (MVPP2_PRS_TCAM_SRAM_SIZE - 16)
-#define MVPP2_PE_DSA_UNTAGGED        (MVPP2_PRS_TCAM_SRAM_SIZE - 15)
-#define MVPP2_PE_ETYPE_EDSA_TAGGED    (MVPP2_PRS_TCAM_SRAM_SIZE - 14)
-#define MVPP2_PE_ETYPE_EDSA_UNTAGGED    (MVPP2_PRS_TCAM_SRAM_SIZE - 13)
-#define MVPP2_PE_ETYPE_DSA_TAGGED    (MVPP2_PRS_TCAM_SRAM_SIZE - 12)
-#define MVPP2_PE_ETYPE_DSA_UNTAGGED    (MVPP2_PRS_TCAM_SRAM_SIZE - 11)
-#define MVPP2_PE_MH_DEFAULT        (MVPP2_PRS_TCAM_SRAM_SIZE - 10)
-#define MVPP2_PE_DSA_DEFAULT        (MVPP2_PRS_TCAM_SRAM_SIZE - 9)
-#define MVPP2_PE_IP6_PROTO_UN        (MVPP2_PRS_TCAM_SRAM_SIZE - 8)
-#define MVPP2_PE_IP4_PROTO_UN        (MVPP2_PRS_TCAM_SRAM_SIZE - 7)
-#define MVPP2_PE_ETH_TYPE_UN        (MVPP2_PRS_TCAM_SRAM_SIZE - 6)
+#define MVPP2_PE_FIRST_DEFAULT_FLOW    (MVPP2_PRS_TCAM_SRAM_SIZE - 21)
+#define MVPP2_PE_EDSA_TAGGED        (MVPP2_PRS_TCAM_SRAM_SIZE - 20)
+#define MVPP2_PE_EDSA_UNTAGGED        (MVPP2_PRS_TCAM_SRAM_SIZE - 19)
+#define MVPP2_PE_DSA_TAGGED        (MVPP2_PRS_TCAM_SRAM_SIZE - 18)
+#define MVPP2_PE_DSA_UNTAGGED        (MVPP2_PRS_TCAM_SRAM_SIZE - 17)
+#define MVPP2_PE_ETYPE_EDSA_TAGGED    (MVPP2_PRS_TCAM_SRAM_SIZE - 16)
+#define MVPP2_PE_ETYPE_EDSA_UNTAGGED    (MVPP2_PRS_TCAM_SRAM_SIZE - 15)
+#define MVPP2_PE_ETYPE_DSA_TAGGED    (MVPP2_PRS_TCAM_SRAM_SIZE - 14)
+#define MVPP2_PE_ETYPE_DSA_UNTAGGED    (MVPP2_PRS_TCAM_SRAM_SIZE - 13)
+#define MVPP2_PE_MH_DEFAULT        (MVPP2_PRS_TCAM_SRAM_SIZE - 12)
+#define MVPP2_PE_DSA_DEFAULT        (MVPP2_PRS_TCAM_SRAM_SIZE - 11)
+#define MVPP2_PE_IP6_PROTO_UN        (MVPP2_PRS_TCAM_SRAM_SIZE - 10)
+#define MVPP2_PE_IP4_PROTO_UN        (MVPP2_PRS_TCAM_SRAM_SIZE - 9)
+#define MVPP2_PE_ETH_TYPE_UN        (MVPP2_PRS_TCAM_SRAM_SIZE - 8)
+#define MVPP2_PE_VID_FLTR_DEFAULT    (MVPP2_PRS_TCAM_SRAM_SIZE - 7)
+#define MVPP2_PE_VID_EDSA_FLTR_DEFAULT    (MVPP2_PRS_TCAM_SRAM_SIZE - 6)
 #define MVPP2_PE_VLAN_DBL        (MVPP2_PRS_TCAM_SRAM_SIZE - 5)
 #define MVPP2_PE_VLAN_NONE        (MVPP2_PRS_TCAM_SRAM_SIZE - 4)
 #define MVPP2_PE_MAC_MC_ALL        (MVPP2_PRS_TCAM_SRAM_SIZE - 3)
 #define MVPP2_PE_MAC_PROMISCUOUS    (MVPP2_PRS_TCAM_SRAM_SIZE - 2)
 #define MVPP2_PE_MAC_NON_PROMISCUOUS    (MVPP2_PRS_TCAM_SRAM_SIZE - 1)
 
+#define MVPP2_PRS_VID_PORT_FIRST(port)    (MVPP2_PE_VID_FILT_RANGE_START + \
+                     ((port) * MVPP2_PRS_VLAN_FILT_MAX))
+#define MVPP2_PRS_VID_PORT_LAST(port)    (MVPP2_PRS_VID_PORT_FIRST(port) \
+                     + MVPP2_PRS_VLAN_FILT_MAX_ENTRY)
+/* Index of default vid filter for given port */
+#define MVPP2_PRS_VID_PORT_DFLT(port)    (MVPP2_PRS_VID_PORT_FIRST(port) \
+                     + MVPP2_PRS_VLAN_FILT_DFLT_ENTRY)
+
 /* Sram structure
  * The fields are represented by MVPP2_PRS_TCAM_DATA_REG(3)->(0).
  */
@@ -725,6 +759,7 @@ enum mvpp2_tag_type {
 #define MVPP2_PRS_IPV6_EXT_AH_L4_AI_BIT        BIT(4)
 #define MVPP2_PRS_SINGLE_VLAN_AI        0
 #define MVPP2_PRS_DBL_VLAN_AI_BIT        BIT(7)
+#define MVPP2_PRS_EDSA_VID_AI_BIT        BIT(0)
 
 /* DSA/EDSA type */
 #define MVPP2_PRS_TAGGED        true
@@ -747,6 +782,7 @@ enum mvpp2_prs_lookup {
     MVPP2_PRS_LU_MAC,
     MVPP2_PRS_LU_DSA,
     MVPP2_PRS_LU_VLAN,
+    MVPP2_PRS_LU_VID,
     MVPP2_PRS_LU_L2,
     MVPP2_PRS_LU_PPPOE,
     MVPP2_PRS_LU_IP4,
@@ -1662,6 +1698,14 @@ static void mvpp2_prs_match_etype(struct mvpp2_prs_entry *pe, int offset,
     mvpp2_prs_tcam_data_byte_set(pe, offset + 1, ethertype & 0xff, 0xff);
 }
 
+/* Set vid in tcam sw entry */
+static void mvpp2_prs_match_vid(struct mvpp2_prs_entry *pe, int offset,
+                unsigned short vid)
+{
+    mvpp2_prs_tcam_data_byte_set(pe, offset + 0, (vid & 0xf00) >> 8, 0xf);
+    mvpp2_prs_tcam_data_byte_set(pe, offset + 1, vid & 0xff, 0xff);
+}
+
 /* Set bits in sram sw entry */
 static void mvpp2_prs_sram_bits_set(struct mvpp2_prs_entry *pe, int bit_num,
                     int val)
@@ -2029,24 +2073,30 @@ static void mvpp2_prs_dsa_tag_set(struct mvpp2 *priv, int port, bool add,
         mvpp2_prs_tcam_lu_set(&pe, MVPP2_PRS_LU_DSA);
         pe.index = tid;
 
-        /* Shift 4 bytes if DSA tag or 8 bytes in case of EDSA tag*/
-        mvpp2_prs_sram_shift_set(&pe, shift,
-                     MVPP2_PRS_SRAM_OP_SEL_SHIFT_ADD);
-
         /* Update shadow table */
         mvpp2_prs_shadow_set(priv, pe.index, MVPP2_PRS_LU_DSA);
 
         if (tagged) {
             /* Set tagged bit in DSA tag */
             mvpp2_prs_tcam_data_byte_set(&pe, 0,
-                             MVPP2_PRS_TCAM_DSA_TAGGED_BIT,
-                             MVPP2_PRS_TCAM_DSA_TAGGED_BIT);
-            /* Clear all ai bits for next iteration */
-            mvpp2_prs_sram_ai_update(&pe, 0,
-                         MVPP2_PRS_SRAM_AI_MASK);
-            /* If packet is tagged continue check vlans */
-            mvpp2_prs_sram_next_lu_set(&pe, MVPP2_PRS_LU_VLAN);
+                         MVPP2_PRS_TCAM_DSA_TAGGED_BIT,
+                         MVPP2_PRS_TCAM_DSA_TAGGED_BIT);
+
+            /* Set ai bits for next iteration */
+            if (extend)
+                mvpp2_prs_sram_ai_update(&pe, 1,
+                            MVPP2_PRS_SRAM_AI_MASK);
+            else
+                mvpp2_prs_sram_ai_update(&pe, 0,
+                            MVPP2_PRS_SRAM_AI_MASK);
+
+            /* If packet is tagged continue check vid filtering */
+            mvpp2_prs_sram_next_lu_set(&pe, MVPP2_PRS_LU_VID);
         } else {
+            /* Shift 4 bytes for DSA tag or 8 bytes for EDSA tag*/
+            mvpp2_prs_sram_shift_set(&pe, shift,
+                    MVPP2_PRS_SRAM_OP_SEL_SHIFT_ADD);
+
             /* Set result info bits to 'no vlans' */
             mvpp2_prs_sram_ri_update(&pe, MVPP2_PRS_RI_VLAN_NONE,
                          MVPP2_PRS_RI_VLAN_MASK);
@@ -2231,10 +2281,9 @@ static int mvpp2_prs_vlan_add(struct mvpp2 *priv, unsigned short tpid, int ai,
 
         mvpp2_prs_match_etype(pe, 0, tpid);
 
-        mvpp2_prs_sram_next_lu_set(pe, MVPP2_PRS_LU_L2);
-        /* Shift 4 bytes - skip 1 vlan tag */
-        mvpp2_prs_sram_shift_set(pe, MVPP2_VLAN_TAG_LEN,
-                     MVPP2_PRS_SRAM_OP_SEL_SHIFT_ADD);
+        /* VLAN tag detected, proceed with VID filtering */
+        mvpp2_prs_sram_next_lu_set(pe, MVPP2_PRS_LU_VID);
+
         /* Clear all ai bits for next iteration */
         mvpp2_prs_sram_ai_update(pe, 0, MVPP2_PRS_SRAM_AI_MASK);
 
@@ -2375,8 +2424,8 @@ static int mvpp2_prs_double_vlan_add(struct mvpp2 *priv, unsigned short tpid1,
         mvpp2_prs_match_etype(pe, 4, tpid2);
 
         mvpp2_prs_sram_next_lu_set(pe, MVPP2_PRS_LU_VLAN);
-        /* Shift 8 bytes - skip 2 vlan tags */
-        mvpp2_prs_sram_shift_set(pe, 2 * MVPP2_VLAN_TAG_LEN,
+        /* Shift 4 bytes - skip outer vlan tag */
+        mvpp2_prs_sram_shift_set(pe, MVPP2_VLAN_TAG_LEN,
                      MVPP2_PRS_SRAM_OP_SEL_SHIFT_ADD);
         mvpp2_prs_sram_ri_update(pe, MVPP2_PRS_RI_VLAN_DOUBLE,
                      MVPP2_PRS_RI_VLAN_MASK);
@@ -2755,6 +2804,62 @@ static void mvpp2_prs_dsa_init(struct mvpp2 *priv)
     mvpp2_prs_hw_write(priv, &pe);
 }
 
+/* Initialize parser entries for VID filtering */
+static void mvpp2_prs_vid_init(struct mvpp2 *priv)
+{
+    struct mvpp2_prs_entry pe;
+
+    memset(&pe, 0, sizeof(pe));
+
+    /* Set default vid entry */
+    pe.index = MVPP2_PE_VID_FLTR_DEFAULT;
+    mvpp2_prs_tcam_lu_set(&pe, MVPP2_PRS_LU_VID);
+
+    mvpp2_prs_tcam_ai_update(&pe, 0, MVPP2_PRS_EDSA_VID_AI_BIT);
+
+    /* Skip VLAN header - Set offset to 4 bytes */
+    mvpp2_prs_sram_shift_set(&pe, MVPP2_VLAN_TAG_LEN,
+                 MVPP2_PRS_SRAM_OP_SEL_SHIFT_ADD);
+
+    /* Clear all ai bits for next iteration */
+    mvpp2_prs_sram_ai_update(&pe, 0, MVPP2_PRS_SRAM_AI_MASK);
+
+    mvpp2_prs_sram_next_lu_set(&pe, MVPP2_PRS_LU_L2);
+
+    /* Unmask all ports */
+    mvpp2_prs_tcam_port_map_set(&pe, MVPP2_PRS_PORT_MASK);
+
+    /* Update shadow table and hw entry */
+    mvpp2_prs_shadow_set(priv, pe.index, MVPP2_PRS_LU_VID);
+    mvpp2_prs_hw_write(priv, &pe);
+
+    /* Set default vid entry for extended DSA*/
+    memset(&pe, 0, sizeof(pe));
+
+    /* Set default vid entry */
+    pe.index = MVPP2_PE_VID_EDSA_FLTR_DEFAULT;
+    mvpp2_prs_tcam_lu_set(&pe, MVPP2_PRS_LU_VID);
+
+    mvpp2_prs_tcam_ai_update(&pe, MVPP2_PRS_EDSA_VID_AI_BIT,
+                 MVPP2_PRS_EDSA_VID_AI_BIT);
+
+    /* Skip VLAN header - Set offset to 8 bytes */
+    mvpp2_prs_sram_shift_set(&pe, MVPP2_VLAN_TAG_EDSA_LEN,
+                 MVPP2_PRS_SRAM_OP_SEL_SHIFT_ADD);
+
+    /* Clear all ai bits for next iteration */
+    mvpp2_prs_sram_ai_update(&pe, 0, MVPP2_PRS_SRAM_AI_MASK);
+
+    mvpp2_prs_sram_next_lu_set(&pe, MVPP2_PRS_LU_L2);
+
+    /* Unmask all ports */
+    mvpp2_prs_tcam_port_map_set(&pe, MVPP2_PRS_PORT_MASK);
+
+    /* Update shadow table and hw entry */
+    mvpp2_prs_shadow_set(priv, pe.index, MVPP2_PRS_LU_VID);
+    mvpp2_prs_hw_write(priv, &pe);
+}
+
 /* Match basic ethertypes */
 static int mvpp2_prs_etype_init(struct mvpp2 *priv)
 {
@@ -3023,7 +3128,8 @@ static int mvpp2_prs_vlan_init(struct platform_device *pdev, struct mvpp2 *priv)
     mvpp2_prs_tcam_lu_set(&pe, MVPP2_PRS_LU_VLAN);
     pe.index = MVPP2_PE_VLAN_DBL;
 
-    mvpp2_prs_sram_next_lu_set(&pe, MVPP2_PRS_LU_L2);
+    mvpp2_prs_sram_next_lu_set(&pe, MVPP2_PRS_LU_VID);
+
     /* Clear ai for next iterations */
     mvpp2_prs_sram_ai_update(&pe, 0, MVPP2_PRS_SRAM_AI_MASK);
     mvpp2_prs_sram_ri_update(&pe, MVPP2_PRS_RI_VLAN_DOUBLE,
@@ -3386,6 +3492,192 @@ static int mvpp2_prs_ip6_init(struct mvpp2 *priv)
     return 0;
 }
 
+/* Find tcam entry with matched pair <vid,port> */
+static int mvpp2_prs_vid_range_find(struct mvpp2 *priv, int pmap, u16 vid,
+                    u16 mask)
+{
+    unsigned char byte[2], enable[2];
+    struct mvpp2_prs_entry pe;
+    u16 rvid, rmask;
+    int tid;
+
+    /* Go through the all entries with MVPP2_PRS_LU_VID */
+    for (tid = MVPP2_PE_VID_FILT_RANGE_START;
+         tid <= MVPP2_PE_VID_FILT_RANGE_END; tid++) {
+        if (!priv->prs_shadow[tid].valid ||
+            priv->prs_shadow[tid].lu != MVPP2_PRS_LU_VID)
+            continue;
+
+        pe.index = tid;
+
+        mvpp2_prs_hw_read(priv, &pe);
+        mvpp2_prs_tcam_data_byte_get(&pe, 2, &byte[0], &enable[0]);
+        mvpp2_prs_tcam_data_byte_get(&pe, 3, &byte[1], &enable[1]);
+
+        rvid = ((byte[0] & 0xf) << 8) + byte[1];
+        rmask = ((enable[0] & 0xf) << 8) + enable[1];
+
+        if (rvid != vid || rmask != mask)
+            continue;
+
+        return tid;
+    }
+
+    return 0;
+}
+
+/* Write parser entry for VID filtering */
+static int mvpp2_prs_vid_entry_add(struct mvpp2_port *port, u16 vid)
+{
+    unsigned int vid_start = MVPP2_PE_VID_FILT_RANGE_START +
+                 port->id * MVPP2_PRS_VLAN_FILT_MAX;
+    unsigned int mask = 0xfff, reg_val, shift;
+    struct mvpp2 *priv = port->priv;
+    struct mvpp2_prs_entry pe;
+    int tid;
+
+    /* Scan TCAM and see if entry with this <vid,port> already exist */
+    tid = mvpp2_prs_vid_range_find(priv, (1 << port->id), vid, mask);
+
+    reg_val = mvpp2_read(priv, MVPP2_MH_REG(port->id));
+    if (reg_val & MVPP2_DSA_EXTENDED)
+        shift = MVPP2_VLAN_TAG_EDSA_LEN;
+    else
+        shift = MVPP2_VLAN_TAG_LEN;
+
+    /* No such entry */
+    if (!tid) {
+        memset(&pe, 0, sizeof(pe));
+
+        /* Go through all entries from first to last in vlan range */
+        tid = mvpp2_prs_tcam_first_free(priv, vid_start,
+                        vid_start +
+                        MVPP2_PRS_VLAN_FILT_MAX_ENTRY);
+
+        /* There isn't room for a new VID filter */
+        if (tid < 0)
+            return tid;
+
+        mvpp2_prs_tcam_lu_set(&pe, MVPP2_PRS_LU_VID);
+        pe.index = tid;
+
+        /* Mask all ports */
+        mvpp2_prs_tcam_port_map_set(&pe, 0);
+    } else {
+        mvpp2_prs_hw_read(priv, &pe);
+    }
+
+    /* Enable the current port */
+    mvpp2_prs_tcam_port_set(&pe, port->id, true);
+
+    /* Continue - set next lookup */
+    mvpp2_prs_sram_next_lu_set(&pe, MVPP2_PRS_LU_L2);
+
+    /* Skip VLAN header - Set offset to 4 or 8 bytes */
+    mvpp2_prs_sram_shift_set(&pe, shift, MVPP2_PRS_SRAM_OP_SEL_SHIFT_ADD);
+
+    /* Set match on VID */
+    mvpp2_prs_match_vid(&pe, MVPP2_PRS_VID_TCAM_BYTE, vid);
+
+    /* Clear all ai bits for next iteration */
+    mvpp2_prs_sram_ai_update(&pe, 0, MVPP2_PRS_SRAM_AI_MASK);
+
+    /* Update shadow table */
+    mvpp2_prs_shadow_set(priv, pe.index, MVPP2_PRS_LU_VID);
+    mvpp2_prs_hw_write(priv, &pe);
+
+    return 0;
+}
+
+/* Write parser entry for VID filtering */
+static void mvpp2_prs_vid_entry_remove(struct mvpp2_port *port, u16 vid)
+{
+    struct mvpp2 *priv = port->priv;
+    int tid;
+
+    /* Scan TCAM and see if entry with this <vid,port> already exist */
+    tid = mvpp2_prs_vid_range_find(priv, (1 << port->id), vid, 0xfff);
+
+    /* No such entry */
+    if (tid)
+        return;
+
+    mvpp2_prs_hw_inv(priv, tid);
+    priv->prs_shadow[tid].valid = false;
+}
+
+/* Remove all existing VID filters on this port */
+static void mvpp2_prs_vid_remove_all(struct mvpp2_port *port)
+{
+    struct mvpp2 *priv = port->priv;
+    int tid;
+
+    for (tid = MVPP2_PRS_VID_PORT_FIRST(port->id);
+         tid <= MVPP2_PRS_VID_PORT_LAST(port->id); tid++) {
+        if (priv->prs_shadow[tid].valid)
+            mvpp2_prs_vid_entry_remove(port, tid);
+    }
+}
+
+/* Remove VID filering entry for this port */
+static void mvpp2_prs_vid_disable_filtering(struct mvpp2_port *port)
+{
+    unsigned int tid = MVPP2_PRS_VID_PORT_DFLT(port->id);
+    struct mvpp2 *priv = port->priv;
+
+    /* Invalidate the guard entry */
+    mvpp2_prs_hw_inv(priv, tid);
+
+    priv->prs_shadow[tid].valid = false;
+}
+
+/* Add guard entry that drops packets when no VID is matched on this port */
+static void mvpp2_prs_vid_enable_filtering(struct mvpp2_port *port)
+{
+    unsigned int tid = MVPP2_PRS_VID_PORT_DFLT(port->id);
+    struct mvpp2 *priv = port->priv;
+    unsigned int reg_val, shift;
+    struct mvpp2_prs_entry pe;
+
+    if (priv->prs_shadow[tid].valid)
+        return;
+
+    memset(&pe, 0, sizeof(pe));
+
+    pe.index = tid;
+
+    reg_val = mvpp2_read(priv, MVPP2_MH_REG(port->id));
+    if (reg_val & MVPP2_DSA_EXTENDED)
+        shift = MVPP2_VLAN_TAG_EDSA_LEN;
+    else
+        shift = MVPP2_VLAN_TAG_LEN;
+
+    mvpp2_prs_tcam_lu_set(&pe, MVPP2_PRS_LU_VID);
+
+    /* Mask all ports */
+    mvpp2_prs_tcam_port_map_set(&pe, 0);
+
+    /* Update port mask */
+    mvpp2_prs_tcam_port_set(&pe, port->id, true);
+
+    /* Continue - set next lookup */
+    mvpp2_prs_sram_next_lu_set(&pe, MVPP2_PRS_LU_L2);
+
+    /* Skip VLAN header - Set offset to 4 or 8 bytes */
+    mvpp2_prs_sram_shift_set(&pe, shift, MVPP2_PRS_SRAM_OP_SEL_SHIFT_ADD);
+
+    /* Drop VLAN packets that don't belong to any VIDs on this port */
+    mvpp2_prs_sram_ri_update(&pe, MVPP2_PRS_RI_DROP_MASK,
+                 MVPP2_PRS_RI_DROP_MASK);
+
+    /* Clear all ai bits for next iteration */
+    mvpp2_prs_sram_ai_update(&pe, 0, MVPP2_PRS_SRAM_AI_MASK);
+
+    /* Update shadow table */
+    mvpp2_prs_shadow_set(priv, pe.index, MVPP2_PRS_LU_VID);
+    mvpp2_prs_hw_write(priv, &pe);
+}
+
 /* Parser default initialization */
 static int mvpp2_prs_default_init(struct platform_device *pdev,
                   struct mvpp2 *priv)
@@ -3429,6 +3721,8 @@ static int mvpp2_prs_default_init(struct platform_device *pdev,
 
     mvpp2_prs_dsa_init(priv);
 
+    mvpp2_prs_vid_init(priv);
+
     err = mvpp2_prs_etype_init(priv);
     if (err)
         return err;
@@ -7153,6 +7447,12 @@ static void mvpp2_set_rx_mode(struct net_device *dev)
             }
         }
     }
+
+    /* Disable VLAN filtering in promiscuous mode */
+    if (dev->flags & IFF_PROMISC)
+        mvpp2_prs_vid_disable_filtering(port);
+    else
+        mvpp2_prs_vid_enable_filtering(port);
 }
 
 static int mvpp2_set_mac_address(struct net_device *dev, void *p)
@@ -7292,6 +7592,48 @@ static int mvpp2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
     return ret;
 }
 
+static int mvpp2_vlan_rx_add_vid(struct net_device *dev, __be16 proto, u16 vid)
+{
+    struct mvpp2_port *port = netdev_priv(dev);
+    int ret;
+
+    ret = mvpp2_prs_vid_entry_add(port, vid);
+    if (ret)
+        netdev_err(dev, "rx-vlan-filter offloading cannot accept more than %d VIDs per port\n",
+               MVPP2_PRS_VLAN_FILT_MAX - 1);
+    return ret;
+}
+
+static int mvpp2_vlan_rx_kill_vid(struct net_device *dev, __be16 proto, u16 vid)
+{
+    struct mvpp2_port *port = netdev_priv(dev);
+
+    mvpp2_prs_vid_entry_remove(port, vid);
+    return 0;
+}
+
+static int mvpp2_set_features(struct net_device *dev,
+                  netdev_features_t features)
+{
+    netdev_features_t changed = dev->features ^ features;
+    struct mvpp2_port *port = netdev_priv(dev);
+
+    if (changed & NETIF_F_HW_VLAN_CTAG_FILTER) {
+        if (features & NETIF_F_HW_VLAN_CTAG_FILTER) {
+            mvpp2_prs_vid_enable_filtering(port);
+        } else {
+            /* Invalidate all registered VID filters for this
+             * port
+             */
+            mvpp2_prs_vid_remove_all(port);
+
+            mvpp2_prs_vid_disable_filtering(port);
+        }
+    }
+
+    return 0;
+}
+
 /* Ethtool methods */
 
 /* Set interrupt coalescing for ethtools */
@@ -7433,6 +7775,9 @@ static const struct net_device_ops mvpp2_netdev_ops = {
     .ndo_change_mtu        = mvpp2_change_mtu,
     .ndo_get_stats64    = mvpp2_get_stats64,
     .ndo_do_ioctl        = mvpp2_ioctl,
+    .ndo_vlan_rx_add_vid    = mvpp2_vlan_rx_add_vid,
+    .ndo_vlan_rx_kill_vid    = mvpp2_vlan_rx_kill_vid,
+    .ndo_set_features    = mvpp2_set_features,
 };
 
 static const struct ethtool_ops mvpp2_eth_tool_ops = {
@@ -7945,7 +8290,8 @@ static int mvpp2_port_probe(struct platform_device *pdev,
 
     features = NETIF_F_SG | NETIF_F_IP_CSUM | NETIF_F_TSO;
     dev->features = features | NETIF_F_RXCSUM;
-    dev->hw_features |= features | NETIF_F_RXCSUM | NETIF_F_GRO;
+    dev->hw_features |= features | NETIF_F_RXCSUM | NETIF_F_GRO |
+                NETIF_F_HW_VLAN_CTAG_FILTER;
     dev->vlan_features |= features;
     dev->gso_max_segs = MVPP2_MAX_TSO_SEGS;
 
-- 
2.7.4