Johnny Hughes
2019-02-04 c1f36c28393a7bb126cbf436cd6a4077a5b5c313
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
From c265d5613317c689df3f54ea80332af675e6ea84 Mon Sep 17 00:00:00 2001
From: Antoine Tenart <antoine.tenart@free-electrons.com>
Date: Mon, 30 Oct 2017 11:23:29 +0100
Subject: [PATCH 03/46] net: mvpp2: initialize the Tx FIFO size
 
So far only the Rx FIFO size was initialized. For PPv2.2 the Tx FIFO
size can be set as well. This patch initializes the Tx FIFO size for
PPv2.2 controllers to 3K.
 
Signed-off-by: Antoine Tenart <antoine.tenart@free-electrons.com>
Signed-off-by: David S. Miller <davem@davemloft.net>
(cherry picked from commit 7c10f9742d76ec18bed5de14f5f4ed08859f7b7a)
Signed-off-by: Marcin Wojtas <mw@semihalf.com>
---
 drivers/net/ethernet/marvell/mvpp2.c | 25 +++++++++++++++++++++----
 1 file changed, 21 insertions(+), 4 deletions(-)
 
diff --git a/drivers/net/ethernet/marvell/mvpp2.c b/drivers/net/ethernet/marvell/mvpp2.c
index 80aa7f7..042afd7 100644
--- a/drivers/net/ethernet/marvell/mvpp2.c
+++ b/drivers/net/ethernet/marvell/mvpp2.c
@@ -38,11 +38,12 @@
 #include <net/ipv6.h>
 #include <net/tso.h>
 
-/* RX Fifo Registers */
+/* Fifo Registers */
 #define MVPP2_RX_DATA_FIFO_SIZE_REG(port)    (0x00 + 4 * (port))
 #define MVPP2_RX_ATTR_FIFO_SIZE_REG(port)    (0x20 + 4 * (port))
 #define MVPP2_RX_MIN_PKT_SIZE_REG        0x60
 #define MVPP2_RX_FIFO_INIT_REG            0x64
+#define MVPP22_TX_FIFO_SIZE_REG(port)        (0x8860 + 4 * (port))
 
 /* RX DMA Top Registers */
 #define MVPP2_RX_CTRL_REG(port)            (0x140 + 4 * (port))
@@ -512,6 +513,10 @@
 #define MVPP2_RX_FIFO_PORT_ATTR_SIZE_4KB    0x40
 #define MVPP2_RX_FIFO_PORT_MIN_PKT        0x80
 
+/* TX FIFO constants */
+#define MVPP22_TX_FIFO_DATA_SIZE_10KB        0xa
+#define MVPP22_TX_FIFO_DATA_SIZE_3KB        0x3
+
 /* RX buffer constants */
 #define MVPP2_SKB_SHINFO_SIZE \
     SKB_DATA_ALIGN(sizeof(struct skb_shared_info))
@@ -7815,6 +7820,16 @@ static void mvpp22_rx_fifo_init(struct mvpp2 *priv)
     mvpp2_write(priv, MVPP2_RX_FIFO_INIT_REG, 0x1);
 }
 
+/* Initialize Tx FIFO's */
+static void mvpp22_tx_fifo_init(struct mvpp2 *priv)
+{
+    int port;
+
+    for (port = 0; port < MVPP2_MAX_PORTS; port++)
+        mvpp2_write(priv, MVPP22_TX_FIFO_SIZE_REG(port),
+                MVPP22_TX_FIFO_DATA_SIZE_3KB);
+}
+
 static void mvpp2_axi_init(struct mvpp2 *priv)
 {
     u32 val, rdval, wrval;
@@ -7910,11 +7925,13 @@ static int mvpp2_init(struct platform_device *pdev, struct mvpp2 *priv)
             return err;
     }
 
-    /* Rx Fifo Init */
-    if (priv->hw_version == MVPP21)
+    /* Fifo Init */
+    if (priv->hw_version == MVPP21) {
         mvpp2_rx_fifo_init(priv);
-    else
+    } else {
         mvpp22_rx_fifo_init(priv);
+        mvpp22_tx_fifo_init(priv);
+    }
 
     if (priv->hw_version == MVPP21)
         writel(MVPP2_EXT_GLOBAL_CTRL_DEFAULT,
-- 
2.7.4